复制
收藏
提问
全网
1、基于 EDA 软件的 FPGA / CPLD 设计流程为：原理图 /HDL 文本输入 → 综合 - → → 适 配 → 编 程 下 载 → 硬 件 测 试 。 下列选项正确的是( )。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚
5月前
来源9
6
1[EDA]FPGA/CPLD 设计流程步骤及步骤概念原创 - CSDN博客
blog.csdn
2项目2 FPGA/CPLD基础开发_基于FPGA CPLD的EDA技术实用教程 ...
m.read.qq
3基于EDA工具的FPGA/CPLD开发流程 - 论坛- 电子工程世界
bbs.eeworld
4基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入 ...
jhq8
5Altera FPGA／CPLD设计基础篇+高级篇（附随书光盘） - CSDN博客
blog.csdn
6[PDF] FPGA/CPLD 设计工具 Xilinx ISE 使用详解
idl.hbdlib
7[PDF] CPLD/FPGA 的开发与应用
d1.amobbs
查看更多（2）
理解问题1、基于 EDA 软件的 FPGA / CPLD 设计流程为：原理图 /HDL 文本输入 → 综合 - → → 适 配 → 编 程 下 载 → 硬 件 测 试 。 下列选项正确的是( )。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚
已完成理解「1、基于 EDA 软件的 FPGA / CPLD 设计流程为：原理图 /HDL 文本输入 → 综合 - → → 适 配 → 编 程 下 载 → 硬 件 测 试 。 下列选项正确的是( )。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚」
展开阅读网页
更专业一些 
转笔记
专业
1、基于 EDA 软件的 FPGA / CPLD 设计流程为：原理图 /HDL 文本输入 → 综合
- → → 适 配 → 编 程 下 载 → 硬 件 测 试 。 下列选项正确的是( )。
①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚不在提醒